给交差的稿子和视频拍完了，接下来写点私货：聊聊蔚来自研智驾芯片「神玑NX9031」。
先叠个甲，以下均为推测，一切结论以的官方信息为准。
1. 首先是Die Shot芯片结构（图1），当然这个Die Shot还是美化过的，只能大概看出每部分的占比和构成。
右上角是CPU部分，由8个正方形、8个小长方形，以及一个大长方形组成。
我的猜测是：每个正方形里面是两颗A78AE大核心，每个小长方形里面是一簇4核心的A65AE核心，中间的大长方形应该是核心共享的系统缓存，合计组成32核心结构，然后有可能是48线程。
A65是ARM专门为自动驾驶优化过的小核，也是ARM第一款支持超线程的小核，ARM说它是「为高吞吐量应用项目设计的产品，比如传感器融合视觉架构的ADAS系统」，如果要面对2025年的智驾，上A65可能性很大，甚至算是必须。
A78就没啥好说的了，这一代高端智驾芯片的CPU标配，可惜的是蔚来没公布CPU频率。
神玑的CPU部分会比FSD Chip占比略大一点（仅通过两家的官方照片判断，继续叠甲！），跟Orin X比例是接近的。
然后是NPU（图2），出乎意料的是神玑NPU面积占比并不高，另外蔚来也没公布算力，不过公布的算法性能全都超出「业界旗舰」四倍或以上，还是期待下。
接着是ISP（图3），出乎意料的是神玑ISP堪称硕大，而且李斌演讲的顺序来看，ISP是在NPU前面的，这跟特斯拉轻ISP的态度有很大差别。
当然蔚来自研的ISP性能也很强悍，26bit的处理位宽，像素处理速度也去到了6.5G，对比下Mobileye EyeQ Ultra的ISP像素处理速度是2.4G。
最后是「安全岛」部分（图4），同样硕大，几乎占了Die Shot的一半，这里蔚来明确讲了是A78+A65+R52的架构，这么大的独立安全设计，我也是第一次在智能驾驶芯片里面看到。
为什么要强调面积占比？因为比例代表权重，神玑可以明确给的定义是：设计上安全冗余拉满的，CPU性能增幅巨大的，NPU占比不高的，ISP离大谱的一颗智驾芯片。
最后，神玑的晶体管数量超过500亿，我们就按500亿算好了（图5）。
如果按照台积电N5标准节点的晶体管密度换算，神玑的芯片面积大概是300毫米不到；如果是三星5LPE工艺的话，芯片面积就大概是400毫米左右。
相比之下Orin X大概是455毫米，神玑的面积还是比较小，一方面可以比同工艺面积更大的芯片省钱，但另一方面，面积太小，热密度就高了，这方面看蔚来怎么平衡。
2. 其次是一闪而过的，搭载神玑的ADAM 2.0主板结构，还是两个字：冗余（图6）。
神玑的主板结构和Orin X、FSD等双芯片主板类似，都是左右各一颗，然后被DRAM包围。
冗余首先体现在供电，神玑芯片上下均设置了供电电路，上面是7颗电感，下面是6颗，有可能上面多出来的那一颗是给旁边的存储芯片供电的。
说到这个，每颗神玑都配备了两颗存储芯片，我推测也是有一颗做冗余。
除了存储，还有DRAM芯片，每颗神玑有八颗DRAM，然后规格是LPDDR5X 8533MHZ。这个规格的车规级DRAM信息很少，三星和海力士都是-25℃-85℃的工作温度（美光有很大风险，就不拎出来说了）。
不过DRAM的容量倒是会迎来飞跃，目前LPDDR5X最大能做到单颗24GB，8颗就是192GB，不知道蔚来会不会一步到位。
至于位宽，每颗LPDDR5X芯片是32bit，8颗用满就是256bit，所以每颗神玑的理论最大带宽，应该是每颗FSD Chip的4倍（128bit LPDDR4X 4266）
最后，ADAM 2.0主板上有一个PCIe插槽，应该是用来连接双8295的座舱主板的，看长度大概率是x8的插槽，就是不知道速度标准——ADAM CCC已经是这个结构了，就是芯片性能有差别。
最后的最后，感谢大家看到这里，我决定再「预测」一波：
根据芯片上的丝印，神玑最早应该是在今年的10月16-22日这一周量产成功的，当然这只是猜测[并不简单]
晚安。
2023蔚来日催眠
